FORMATION OF SEPARATED N-TYPE PITAXIAL ISLAND

Publication number: JP61180446

Publication date:

1986-08-13

Inventor:

ERUDON JIEI ZORINSUKII; DEBITSUDO BII

SUPURATSUTO

Applicant:

TEXAS INSTRUMENTS INC

Classification:

- international:

H01L21/205; H01L21/306; H01L21/762; H01L21/02;

H01L21/70; (IPC1-7): H01L21/205; H01L21/76

- European:

H01L21/306; H01L21/762

Application number: JP19850243816 19851030 Priority number(s): US19840666698 19841031

Also published as:


閭

US4628591 (A1)

Report a data error here

Abstract not available for JP61180446 Abstract of corresponding document: **US4628591**

Full oxide isolation of epitaxial islands can be accomplished by oxidizing suitably porous silicon. The porous silicon can be created by anodizing highly doped n+ silicon in hydroflouric acid. Lesser doped epitaxial regions will not become porous and will become isolated islands suitable for the fabrication of semiconductor devices.



Data supplied from the esp@cenet database - Worldwide

(19日本国特許庁(IP)

の特許出願公開

⑩公開特許公報(A) 昭61 - 180446

(5) Int Cl 4

識別記号

庁内整理番号

❸公開 昭和61年(1986)8月13日

H 01 L 21/76

D - 7131 - 5F7739-5F

審査請求 未請求 発明の数 2 (全7頁)

49発明の名称 分離されたN型エピタキシャルアイランドの形成方法

> 20)特 類 昭60-243816

23出 願 昭60(1985)10月30日

@1984年10月31日@米国(US)@666698

優先権主張

勿発 明者 エルドン ジエイ、ゾ アメリカ合衆国テキサス州プラノ, ビツカーズ ドライブ

> リンスキー 2217

79発 明 考 デビッド ピー、スプ アメリカ合衆国テキサス州プラノ, スタンフォード 3028

ラツト

⑪出 願人 テキサス インスツル アメリカ合衆国テキサス州ダラス、ノース セントラル

> メンツ インコーポレ エクスプレスウエイ 13500

イテツド

39代 理 人 弁理士 浅 村 外2名 皓

1. 発明の名称

分離されたN型エピタキシャルアイランドの形 成方法

2. 特許請求の範囲

- (1) N型シリコンチツブ(252)上に分離され たN型エピタキシャルアイランド(260)を形 成する方法において、
- a) 前記チツブ上に高速度にドープされたN型 エピタキシャルシリコン暦(250)を形成し、
- b) この高濃度にドープされたエピタキシャル シリコン暦(250)上に、中間激度にドープさ れたN型エピタキシャルシリコン樹(256)を 形成し、
- c) 少なくともこの中間濃度にドープされたエ ピタキシャルシリコン猫(256)に選択的にイ オンの注入を行なつて、該中間濃度エピタキシヤ ルシリコン器(256)を前記高濃度エピタキシ ヤルシリコン階(250)のドープ濃度とほぼひ としい濃度に選択的にドープすることにより、そ

の四周および底部が高濃度にドープされたエピタ キシャルシリコン器(256、250)により朋 まれたアイランド(260)を形成し、

- d) 前記チツブを帰極処理剤 (310)に接触 させつつこれに電圧を加えることにより、前記商 濃度にドープされたエピタキシャルシリコン層 (256, 250) のみに多孔質シリコンを選択 的に形成し、
- e) この多孔質シリコンの酸化を行なつて二酸 化シリコン(264)を該多孔質シリコン中に形 成することにより、前記チツプ上に分離されたN 型エピタキシャルアィランド(260)を形成す るようにしたことを特徴とするエピタキシャルア イランド形成方法。
- ② 前記多孔質シリコン(256,250)はそ の密度がエピタキシャルシリコンのほぼ2分の1 であるようにしてなる特許請求の範囲第1項に記 戦のエピタキシャルアイランド形成方法。
- (3) さらに前記中間濃度にドープされたN型エピ タキシャルシリコン領域(260)の下部に低渡

度にドーフされた薄いシリコン筋(262)を、 該中間濃度にドープされたエピタキシャルシリコ ン領域(260)の四周および底部を囲む高濃度 N型エピタキシヤルシリコン暦(250、256) の形成に先立つて形成するようにしてなる特許請 求の範囲第1項に記載のエピタキシヤルアイラン ド形成方法。

(4) 前記チップを前記無極処理剤と接触させるにあたつでは、該チップをフッ化水素酸に喋して前記高濃度ドープ領域(250、256)中に多孔費シリコンを形成するようにしてなる特許請求の範囲第1項に記載のエピタキシャルアイランド形成方法。

(5) N型シリコンチツブ(268)上に分離されたN型エピタキシヤルアイランド(274)を形成する方法において、

- a) 前記チツァ(268)上に髙濃度にドープ されたN型エピタキシヤルシリコン腐(270) を形成し、
 - b) この高濃度にドープされたエピタキシャル

f) この多孔質シリコンの酸化を行なつて該多 孔質シリコン中に二酸化シリコンを形成することにより、前配チツブ(268)上に分離されたN型エピタキシャルアイランド(272)を形成するようにしたことを特徴とするエピタキシヤルアイランド形成方法。

(6) さらに前記中間濃度にドープされたN型エピタキシャルシリコン領域(274)の下部に低濃度にドープされた薄いシリコン暦(272)を、該中間濃度にドープされたエピタキシャルシリコン領域(274)の四周および底部を囲む高濃度
N型エピタキシャルシリコン層(270)の形成に先立つて形成するようにしてなる特許請求の範囲第1項に記載のエピタキシャルアイランド形成方法。

(7) 前記チツブを前記陽極処理剤と接触させるにあたつては、該チツブをフツ化水素酸に総して前記高濃度ドープ領域(270)中に多孔質シリコンを形成するようにしてなる特許請求の範囲第1項に記載のエピタキシヤルアイランド形成方法。

シリコン醛(270)上に、中間濃度にドープされたN型エピタキシヤルシリコン醛(274)を形成し、

- c) 前記高濃度にドープされたエピタキシャルシリコン圏(270)から中間濃度にドープされたエピタキシャルシリコンのアイランド(274)を囲む領域を選択的に除去し、
- d) 前記中間濃度にドープされたエピタキシヤルシリコン層から除去された領域中に、前記高濃度にドープされたエピタキシヤルシリコン層のドープ濃度とほぼひとしい濃度のエピタキシヤルシリコン層(270)を選択的に形成することにより、その四周および底部が高濃度にドープされたエピタキシヤルシリコン層(270)により囲まれたアイランド(274)を形成し、
- e) 前記チツブを需極処理剤(310)に接触させつつこれに電圧を加えることにより、前記高濃度にドープされたエピタキシヤルシリコン層(270)のみに多孔質シリコンを選択的に形成し、

3. 発明の詳細な説明

[産業上の利用分野]

本発射は集積回路の製造に関するもので、とく に酸化物分離エピタキシャルアイランド (熱)の 形成方法に係わるものである。

[従来の技術]

集積回路内に設けられた個々の素子をたがいに分離(アイソレート)することは、集積回路が複雑となるにともなつて、より重要かつ困難となってきている。事実、集積回路チップにおける集積密度をさらに増大させるべく、トランジスタ等の製作寸法や間隔は、不断に微細化されているのが現状である。

個々の能動デバイスがすべてのその下部および 四周において厳化物絶縁体によりアイソレートさ れればすぐれたアイソレーションが得られる。そ のような完全なアイソレーションができれば、 CMOSデバイスにおけるラッチアツブのポテン シャルも解消して、あらゆるタイプの能動デバイ スにおける等生容量が低減することとなる。さら に、全面的に数化物によりアイソレーションを施 すことにより、個々の能動デバイスどうしの器の 間隔を減少させることも可能となる。

〔発卵の目的〕

故に本発明の目的は、全面的に酸化物によりア イソレートされたエピタキシヤルアイランドを形 成する方法を提供することにある。

[闘 題点を解決しようとするための手段]

このような目的を達成すべく本発明においては、 多孔質シリコンを脳極処理により形成した後、こ の多孔質シリコンを二酸化シリコンに変換するこ とにより、たがいにアイソレートされたアイラン ドを形成するようにするものである。このアイラ ンドは、低濃度にドープされた薄い層の上に配置 された中間濃度にドープされたアイランド領域を 創り出すことによつて得られる。このアイランド 領域は為濃度にドープされたエピタキシャルシリ コン領域により囲まれており、この高濃度エピタ キシャルシリコン領域を關機処理により多孔質シ リコンに変換する。上記低濃度の薄い磨をこのア

250との間に急峻な接合部を形成して、後述す る陽様処理プロセスを改善するものである。つぎ に前駅鎖1および第2のエピタキシャル勝250。 254の中間の不純物濃度とした第3のエピタキ シャル脳256を成長させる。この第3のエピタ キシャル暦256は、最終的にはデバイスを製作 するエピタキシヤルアイランドを形成することと なるものである。該第3のエピタキシャル層 256上にはさらに、シリコン窒化物度258を 形成して第1盥に示すようにバターン化する。

つぎに第2図において、高エネルギリンイオン 注入を用いて前記第2および第3のエピタキシャ ル階 2 5 4 . 2 5 6 を前記第1のエピタキシヤル 層 2 5 0 と実質的に避度のひとしい、高濃度にド - アされたN+型層に変える。ただし上記シリコ ン窒化物機258によりマスクされた領域のみに 対しては、この転換は行なわれない。かくて中間 遷 度にドープされた N型物質からなるアイランド 260と、その下部に位置してきわめて低濃度に ドープされた物質からなる薄い形262とによつ イランド領域の下部に設けることにより、該アイ ランド領域の底面は平坦化され、アイランド領域 の頭定が良好に行なわれることとなる。

「実施例]

次に図面を参照して本発明の実施例を説明する。 本発明においては、バイボーラ型や絶験ゲート FET型のトランジスタの製造に用いるのに適す る絶縁エピタキシャルアイランドは、これを下記 のようにして形成する。第1図ないし第3図はそ の形成方法の1実施例を示すもので、第1図にお いて、まず第1のN+型エピタキシャル勝250 をシリコン基板252上で成長させる。ついで、 この第1のエピタキシャル暦250よりもはるか に低濃度にドープした第2のエピタキシャル層 254を成長させる。このエピタキシャル階 254はこれを省略することもできるが、本郷で は該離が形成されるものとする。この第2のエピ タキシャル腐254はその不純物濃度を事実上ゼ 口としてもよいが、いずれにしてもこの層を設け ることにより、前記第1のエピタキシヤル階

て基本的に構成される構造が得られる。このアイ ランド260の四周は、高濃度にドープされた N + 型エピタキシャル醛 2 5 0 . 2 5 4 . 2 5 6 により取り囲まれている。

なお、N+型の第1エピタキシャル醛上にP型 エピタキシヤル霧を成長させ、能動領域となる郎 分を囲んで選択的にN+型にドープすることによ り、N+型領域に囲まれたP型アイランドを作る こともできる。

第2回に示す構造の基板は、隔極処理を行なう ことによつて高濃度にドーフされたN+型領域を 多孔質シリコンに変え、ついでさらにシリコン酸 化物に転換しうる状態にある。これを行なうため のプロセスやそのメカニズム等のついては、「般 化多孔質シリコンの高選択的かつ自己停止型形成 法による完全な誘電体アイソシーション」(R、 P. ホームストロームおよび J. Y. チヤイ、 「アプライド・フィラツクス・レターズ」第42 巻第4号、1983年4月15日)にその記載が に用いる装置については後述する。

本発明により分離されたアイランドを形成する他の方法を第4図ないし第6図に示す。まず第1図について説明したと同様にして、墾板268上に第1、第2および第3のエピタキシヤル褶270、272、274を形成する。ついでシリ

6 図に示す構満が舞られることとなり、この構造体に対して前述のように審極処理および酸化処理を値すことにより、第3図に示したような軽線エピタキシャルアイランドを得ることができる。

次に第7図に、集積回路を有するシリコンウエハに陽極処理により多孔費シリコンを形成するのに用いるシステムの実施例を示す。周システムに

コン窓化物版276を蒸着した機、酸化物版278を蒸着し、次にこれら酸化物および窓化物 層278,276のパターン化を行なう。この酸化物層276を設ける目的は、第6図について後述する層選択的エピタキシヤル成長工程で、ポリシリコンの核形成部位の数を最小限とすることにある。

次に第5関において、上記パターン化した酸化物層278および窒化物層276をマスクとして用いることにより、中間濃度にドープされた前記エピタキシャル層272の露出ドープされた前記エピタキシャル層272の露出部を、エツチング処理により除去する。

ついで第6図に示すように、好ましくは前記第1のエピタキシャル層270とひとしい高濃度にドープされたエピタキシャルシリコンを選択的に成長させて、高濃度にドープされたN+型エピタキシャルシリコン暦270により、中間濃度および低濃度にそれぞれドープされたアイランド領域274、272を取り囲むようにする。かくて第

かくて得られるフツ化水素酸の流路には正および負の電極318.320が挿入され、電源322に接続されている。324.326はそれぞれエツチングプロセスの作用を監視するための電圧計および電波計である。さらにチャート記録式等の記録装置328を用いて、上記ウエハ

306のエツチ状態を記録する。また上記密源 322はこれを制御装置330により可変的に制御することができる。この目的に使用する制御装置330としては、単純な可変であるメンションとしては、単純な可数とは等を用いることができる。またこの制御報題330をコンピュータ制御とする場合は、上記記録装置3228はこれをそのような制御装置に内蔵させて、時間に対する電圧や電流値の変化をプロットするようにしてもよい。

上述のように構成したシステムに電源を投入すると、前記電機318,320間に選流が流れて、第2関および第3図についてさきに述べた不純物濃度の高いN型シリコンが多孔質とされる。この多孔質シリコンに対する解極エツチンクは該シリコンに対する解極エツチンクはなうことが必要である。ついでこの多孔質が広告の表である。ことにより、酸化物解がよりではないで、酸化物解によって微になるのを化物解によって微になるのを化物解によって微になるのを化物解によって微になるのを化物解によって微になるのを化物解によって微になるのを化物解によって微になるのを化物解によって微になるのを化物解によって微になるのを化物解によって微になるのをといる。

積回路チツブの変形を段小限とするのである。

以上本発明による方法およびそれにより得られる構造の実施例につき各種説明してきたが、本発明による方法および構造はこれら実施解に限定されるものでなく、記載の実施例に適宜各種の追加ないし変更を加えてもよいことはいうまでもない。

4. 図面の簡単な説明

第1図ないし第3図は本発明による酸化物分離 エピタキシャルアイランドの形成方法の1実施例 を示す図、第4図ないし第6図は本発明による酸 化物分離エピタキシャルアイランドの形成方法の 他の実施例を示す図、第7図は陽板処理による多 孔質シリコンの形成に用いるシステムの1実施例 を示す図である。

252.268…越板、

250, 270…第1のエピタキシャル 騒、

254, 272…第2のエピタキシャル層、


256, 274…第3のエピタキシャル層、


258, 276…シリコン窒化物磨


(マスク度)、

260, 274…アイランド。

代理人 浅 村 皓







手 続 補 正 書(方式)

出的6/年7 当78日

特許庁長官殿

1. 豪件の表示

昭和 60 年特許原第 ユチ38/6 号

- 発明の名称 分割金いたN型エピタギシャルアイランド の形成方法。
- 3. 補正をする者

事件との関係 特許出額人

生 所 氏 名

氏 名 テキサス インスツルメンツ・インコーポレイテッド (名 称)

4. 代 理 人

居所

〒100 東京都千代田区大手町二丁目2番1号 新 大 芋 町 ビ ル ヂ ン ダ 3 3 1 電 括 (211) 3 6 5 1 (代 費)

氏 名

(6669) 浅 村



5. 納正命令の日付

四和6/年/ 月18 日

- 6. 補正により増加する発明の数
- 7. 補正の対象

10



8. 補定の内容 別紙のとおり 図画の浄ま (内容に変更なし) #3 (A)